Xilinx ISE Design Suite v11.1 + license generator torrent

Программы и Дизайн » Системы для бизнеса, офиса, научной и проектной работы » САПР (электроника, автоматика, ГАП)

Xilinx ISE Design Suite v11.1

Год выпуска: 2009
Версия: 11.1
Разработчик: XILINX
Платформа: Windows NT, Linux
Совместимость с Vista: полная
Системные требования: Поддерживаемые ОС:
Microsoft Windows XP Professional (32 and 64 bit)
Microsoft Windows Vista Business (32 and 64 bit)
Red Hat Enterprise Linux WS 4 (32 and 64 bit)
Red Hat Enterprise Linux Desktop 5 (32 and 64 bit)
SUSE Linux Enterprise 10* (32 and 64 bit)
Язык интерфейса: только английский
Таблэтка: Присутствует
Описание: Описание: Пакет программ Xilinx ISE Design Suite v11.1 предназначен для реализации цифровых систем на базе ПЛИС фирмы Xilinx.
В пакет входят такие программы:
Logic Edition: ISE Design Tools (PlanAhead) and ChipScope Pro
Embedded Edition: ISE Design Tools (PlanAhead), ChipScope Pro and Embedded Development Kit (EDK)
DSP Edition: ISE Design Tools (PlanAhead), ChipScope Pro and DSP Tools
System Edition: ISE Design Tools (PlanAhead), ChipScope Pro, DSP Tools and Embedded Development Kit (EDK)
Пакет поддерживает ПЛИС фирмы Xilinx следующих семейств:
Spartan Series: Spartan-3: 3S200-3S5000, Spartan-3A DSP: SD3400A
Virtex Series: Virtex-4 QPRO, Virtex- 4 QRPro: All. Virtex-4: LX40-LX200, SX 35, SX55, FX20-FX140.
Virtex-5: LX85-LX330, LX110T-LX330T, FX70T-FX200T, TX150T, TX240T
CoolRunner™-II, XPLA3
XC9500
Основные модули пакета:
редактор схемотехнического ввода;
редактор ввода на языках VHDL и Verilog;
CORE Generator – генератор оптимизированных IP-ядер;
редактор тестовых воздействий для программы моделирования;
программа функционального и временного моделирования;
синтезатор VHDL/Verilog кода;
программа автоматического размещения и трассировки ПЛИС;
программы «ручного» размещения и оптимизации проекта;
программа загрузки конфигурационной последовательности в ПЛИС FPGA и программирования ПЛИС CPLD и ППЗУ.
Движок PlanAhead Lite, включающий технологию PinAhead для облегчения распиновки FPGA и расширяющий возможности разработки топологии. Новый SmartExplorer (только на Linux) позволяет параллельный запуск нескольких реализаций на нескольких машинах для оптимизации вычислительных ресурсов. Технология Xilinx SmartCompile™ предоставляет полноценную среду разработки дизайна, помогающая быстрее находить и устранять узкие места (bottlenecks) в дизайне Virtex-5 FPGA.
[spoiler="Скриншоты"]

[/spoiler]